PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-102038

(43) Date of publication of application: 06.06.1985

(51)Int.Ci.

H04L 9/00 H04L 13/00

(21)Application number : 58-209173

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

09.11.1983

(72)Inventor: ARANAKA EIJI

SAKAMOTO SHUNICHIRO


MIYOSHI HIROYUKI

(54) CIPHER COMMUNICATION SYSTEM

(57)Abstract:

PURPOSE: To improve the transmission efficiency with a simple circuit by setting an address distinguishing cipher data and non-cipher data to an address section of a frame format of a high level data link control means and transmitting and receiving data through the same communication line.

CONSTITUTION: A cipher processing section 20 ciphers data, and a data processing section transfers it to a transmission buffer 32 and requests transmission to control section 35. A communication control LSI30 composes frames of cipher data and transmits the result via a transmission shift register 33, an OR circuit 50, and an MODEM60. The data processing section 10 adds a nonciphered address to the frame of the non-cipher data via a communication LSI40 and transmits the result via the OR circuit 50 and the MODEM60. In receiving data, it is inputted to reception shift registers 34, 44 from the MODEM. comparator sections 37, 47 detect whether the address of the frame indicates a ciphered message or not, and the



ciphered message is subjected to data processing 10 via the LSI30 and the non-ciphered message is subjected to data processing 10 via the LSI40. Thus, mixed messages of the ciphered and the non-ciphered message are transmitted efficiently with a simple circuit.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

m 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60 - 102038

@Int Cl 4

識別記号

庁内整理番号

H 04 L 9/00 13/00 7240-5K C-7240-5K

審査請求 未請求 発明の数 1 (全5頁)

会発明の名称 暗号通信方式

> 创特 願 昭58-209173

22出 昭58(1983)11月9日

砂発 明 者 新 栄 治 中 79発明者 坂 本 俊 一 郎

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社内

70発 明 者 三好

裕之

東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社内

砂出 願 沖電気工業株式会社

砂代 理 人 弁理士 鈴木 敏明 東京都港区虎ノ門1丁目7番12号

1. 発明の名称

暗号通信方式

2. 特許請求の範囲

ハイレベルデータリンク制御(HDLC)手順のフ レームフォーマットを有す暗号データおよび非暗 号データが同一の通信路にて伝送される暗号、通 信方式において、上記フレームフォーマットのア ドレス部を暗号データと非暗号データとでは異な るアドレスとし、餃アドレスにより暗号データと 非暗号アータとを識別して送受信を行うことを特 敬とする暗号通信方式。

3. 発明の詳細な説明

(技術分野)

この発明は、データを暗号化して通信する方式 **に関し、特に暗号データと、非暗号データが同一** の通信路にて伝送される暗号通信系に関するもの である。

(技術的背景)

データ通信システムが、一般化されてくるにつ

れ、多盤のアータが通信路を流れることになるが、 この中には、(例えば、バンキング・システムに おける暗証番号など)部外者に対して機密を必要 とするデータもあり、アークの暗号が必要不可欠 である。

一方、暗号化処理は、不正な盗閥者による解説 が不可能な様に、複雑な変換処理を行っているた め、暗号化/復号化には、処理時間がかかり、通 信効率が低下する。このため、従来より必要なデ - タのみ暗号化して峪号データと非暗号データと を同一回線にて通信する方法がとられているが、 この場合受信側で受信データが、暗号化されてい るか否かを知る必要がある。この様を要求を満す ために、従来では、以下の様な方式をとっている。

- (1) アータ近信の前に、次のアータは暗号アー タか、非暗号データであるか通知する情報を受信 側に送信する。
- (2) データの一部に、暗号アータであるか非暗 号アータであるかを示す情報を付加する。
 - (3) アータの伝送方式、同期方式をかえて受信

側で識別する。

しかしながら、(1)の方式では、暗号アータと非暗号アータが頻繁に切替る場合、伝送効率が低下が著しく、(2)の方式では、伝送アータの増加をまねき、(3)の方式では、特別な検出器が必要となり汎用の通信制御 LSI が単純に使用出来ないという欠点があった。

(発明の目的)

この発明の目的は、上記の問題点を解決し、暗号データと非暗号データを同一の通信路にて通信 するための経済的な暗号通信方式を提供すること にある。

(発明の城要)

この発明の概要は、ハイレベルデータリンク制御(HDLC)手順のフレームフォーマットのアドレス部を利用して、受信例で暗号データのフレームと齢別することにある。

(実施例)

第1図は、この発明で伝送される HDLC 手順のフレームフォーマットで、1は暗号アータのフレー

ム、2は非暗号アータのフレームを表わし、周知の如く、Fはフレーム前後のフラグシーケンス、A1をよびA2はアドレス部、E(I)は暗号化されたアータ部、Iは暗号化されていないアータ部、Cは制御部、FCSはフレーム検査シーケンス、をそれぞれ表わしている。受信仰では、異なるアドレスA1,A2によって、暗号アータ、非暗号アータを敵別して受信する。

第2図は、この発明の一実施例を示す送受信系のプロック図であり、10は送受借アータの処理部、20はアータの暗号化および復号化を行う暗号処理部、30および40は HDLC 手順用の通信制御 LSI であり、50はQRゲート、60はモデムである。以下図に従って詳細に 説明する。

先ず通信を行う前に、暗号処理部20には暗号鍵が、また通信制御 LSI 30,400 アドレスレンスタ31,41 には、それぞれ暗号データのフレームのアドレスA1、非暗号データのフレームのアドレスA2が設定されており、通信を行う相手装置にも、同様の設定がなされているものとす

አ .

第2に暗号データを受信する場合について説明する。モデム60によって受信された第1図の1に示す暗号化データのフレームは、通信制御用LSI30,40の受信シフトレジスタ34,44に入力され、アドレス部の内容がアドレスレンスタ31,41の内容とそれぞれ(比較部37,47で)比較される。今、31には暗号データ通

第3に非暗号化データの送信の場合について説明する。データ処理部」のは送信データを非暗号データ送受信のための通信制御LSI 4のの送信バッファ42に、データバス11を通して、入力した後送信要求線14を川いて、制御部45に送信要求を送出する。しかる後に通信制御用LSI 4のは、公知の方法によって第1図の非暗号データの

特開昭60-102038 (3)

フレームを組立てて、送信シフトレジスタ 4 3.を 介して該フレームをQ R ゲート 5 0 へ送出する。 よって非暗号データは、第1 図の 2 に示すフレー ムフォーマットで、モデム 6 0 より送信される。

第4に非暗号アータを受信する場合について説 明する。モデム60によって受信された第1図の 2 に示す非暗号データのフレームは、通信制御用 LSI 3 0 , 4 0 の受信シフトレジスタ 3 3 , 4 4 に入力され、アドレス部の内容がアドレスレジス タ31、41の内容とそれぞれ比較部37、47 で比較される。今31には、暗号データ通信のた めのアドレスA1、41には、非暗号アータ通信 のためのフドレスA2が設定されているので、通 信制御用 LSI 4 0 の方だけが、アドレスの一致が 検出され、通常の受信動作を行い、受信完了後、 制御部 4 5 はデータ処理部 1 0 に対して、受信通 知線」5を用い受信データのあることを通知する。 データ処理部10は、非暗号データ送受信のため の通信制御 LSI 4 0の方から、受信データありの 通知を受けたことにより、受信データが非暗号デ

ータであることを認識し、受信パッファイ6より アータパス11を通して受信アータを取り込み、 しかるべき処理を行い非暗号アータの受信が終了 ナス

次に、この発明の第2の実施例について説明する。第3図は、この発明の第2の実施例の送受信系プロック図である。第3図において、第2図と同様の記号は、同等の意味を持つ。以下図に従って詳細に説明する。

先ず通信を行う前に暗号処理部 2 0 には暗号縦が、また通信制御 LSI 3 0 の アドレス タ 3 1 には、暗号データのフレームの アドレス A 1 が設定されていて、非暗号データのフレームの アドレス A 2 はグローバル アドレス として 通信を行うものとする。当然のことながら、 A 1 と A 2 が 逆であっても問題はない。ただし第 2 の 突 施例は、1 対 1 通信の場合の み 適用され、上配の 初期設定は通信を行う相手装置にもなされているものとする。

第1に暗号アータおよび非暗号アータの送信時

第2に暗号アータおよび非暗号アータの受信時について説明する。モデム 60 に受信された第1 図の 1 あるいは 2 のフレームは、通信制御 LSI 3 0 の受信シフトレジスタ 3 4 に入力され、 アドレス部の内容が比較部 3 7 でアドレスレジスタ 3 1 の内容と比較されると同時に、 グローバルアドレスであるかも検査され、 その結果は、 制御部 3 5 に通知され、 アドレスレジスタ 3 1 の 内容

(発明の効果)

この発明は、以上説明したように HDLC 手版のフレームフォーマットのアドレス部を利用して、暗号アータの送受信時と非暗号アータの送受信時とでアドレスを区別することにより、同一通信路にて伝送される両方のアータを受信餌で暗号アータのフレームと非暗号アータのフレームに識別して、

特開昭60-102038(4)

処理を行うようにし、しかも、汎用の LSI を単純に用いただけであるので、従来方式に較べて、特別な検出器等を用いずに制御の単純化を図ることができ、また、本来の伝送情報データ以外に情報を付加することや、暗号データ,非暗号データの区別をする情報をこれらの情報に先行して送信する必要もないので、高い伝送効率を達成できるという利点がある。

4. 図面の簡単な説明

第1 図は暗号フレームと非暗号フレームの説明 図、第2 図は本発明実施例の送受信系プロック図、 第3 図は本発明の第2 の実施例の送受信系プロッ ク図である。

1…暗号データのフレーム、2…非暗号データのフレーム、10…データ処理部、20…暗号処理部、30、40…通信制御用LSI、50…QRゲート、60…モデム、11…データバス、12、14…送信製水線、13、15…受信通知線、31、41…アドレスレジスタ、32、42…送信バッファ、33、43…送信シフトレジスタ、


3 4 , 4 4 … 受信シフトレジスタ、 3 5 , 4 5 … 制御部、 3 6 , 4 6 … 受信パッファ、 3 7 , 4 7 … 比較部、 3 8 … ステータスレジスタ。

特許出願人 冲電気工業株式会社

代理人 鈴 木 敏



第2図



第3図

